2025, Vol. 46
2. 中国科学院上海微系统与信息技术研究所, 上海 200050
2. Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China
Ga2O3因其宽禁带宽度、高击穿场强、高巴利加优值、易掺杂、低成本等优点[1]，在功率器件的应用上有比较广阔的前景，引起了研究人员的广泛关注。高巴利加优值使得Ga2O3基的功率器件可以在击穿电压相同的情况下实现更低的导通损耗，推动功率器件进一步向高压高功率方向发展。但Ga2O3较低的本征热导率将会对器件的寿命及可靠性产生不利影响[2]。
将Ga2O3薄膜与高导热材料进行集成来提升其器件散热能力是可靠的研究方案。Si等[3]通过机械剥离法将Ga2O3转移到蓝宝石衬底上并制备了MOSFET，其热阻相当于SiO2/Si衬底Ga2O3 MOSFET的1/3。Song等[4]通过熔融键合和晶圆减薄技术实现了Ga2O3晶片与4H-SiC衬底的集成，基于此异质材料的Ga2O3 MESFET 得到了比Ga2O3同质器件低4.5倍的温升。Xu等[5]通过基于SAB的离子剥离转移技术实现了SiC基Ga2O3 MOSFET的制备，其中SiC衬底的器件的有效热阻仅相当于同质器件的约1/4，经过后退火后，界面热导由59.88提升至133.33 MW/m2·K。智能剥离转移技术可实现晶圆级、高导热异质集成衬底，这有利于解决Ga2O3大功率芯片散热瓶颈，进而推动Ga2O3功率半导体与器件的市场化应用。因此本文利用Sentaurus TCAD对以同质Ga2O3作为衬底与以SiC作为衬底的Ga2O3功率MOSFET器件性能的温度响应进行了系统的仿真与研究，对其温度依赖的电学性能进行对比，对理解高导热Ga2O3功率器件的性能优势具有指导作用。除此之外，通过COMSOL仿真对高导热Ga2O3功率器件的散热结构进行了优化分析，为散热结构的设计提供一定的参考依据。
1 Ga2O3功率器件的仿真结构利用Sentaurus TCAD建立的Ga2O3 MOSFET器件模型如图1所示。器件最下方是厚度为200 μm的半绝缘Ga2O3或SiC衬底，上方则是100 nm厚的Ga2O3有源层，其导电类型为n型，掺杂浓度为1×1018 cm−3。源极和漏极处则为重掺杂，其掺杂浓度为1×1019 cm−3，掺杂深度为50 nm。源极和漏极重掺杂区之间的区域则是一个凹槽，其深度为20 nm，内部由Al2O3进行填充以充当栅极介质。在有源层上方则是源极、栅极和漏极，栅极与源极之间的距离为1 μm，栅极与漏极之间的距离为5 μm，各电极的宽度均为2 μm。根据仿真结构中所用的半绝缘衬底材料的不同，将器件分为同质Ga2O3 MOSFET和GaOSiC MOSFET。半绝缘的Ga2O3衬底与SiC衬底分别通过Fe掺杂与V掺杂来实现。其产生的类受主缺陷能级，分别设置在导带下方0.78 eV与0.97 eV处。为了控制其余因素对器件性能的影响，增加两类器件的可对比型，因此在SiC衬底中定义的缺陷能级的浓度与Ga2O3衬底中的缺陷能级浓度相同，均为1×1017 cm−3[6-7]。将顶面设置为绝热条件，忽略由自然对流而产生的热量的耗散从而改善仿真的计算复杂度和收敛性，底面则设为环境温度，作为主要的散热路径[8]。
|
图 1 仿真所用Ga2O3基MOSFET器件横截面示意图 Fig. 1 Schematic cross section of the Ga2O3 MOSFET structure used in simulation |
图2（a）（b）展示了在相同漏极功率下器件沟道附近的晶格温度分布，提取了在沟道层顶部的晶格温度分布，如图2（c）所示。如图3所示，当器件处于开启状态时，在靠近漏极一侧的栅极边缘会发生电场拥簇现象，此处的电子温度更高，会通过声子散热将热传输到周围的晶格内部，使得其附近的晶格温度上升[9]。图2展示出同质Ga2O3 MOSFET器件栅边缘极靠漏极一侧的沟道温度较高且温度分布不均，与之前的报道一致[10]，这很容易造成热不可恢复击穿，影响器件的寿命，而相同条件下GaOSiC MOSFET的沟道温度较低且分布均匀。对于同质Ga2O3 MOSFET来说，器件的最高晶格温度为519.394 K，相较于室温上升了219.394 K，而在同样环境温度下，同样功率下的GaOSiC MOSFET中的最高晶格温度仅为317.857 K，峰值温升为17.857 K，远小于同质Ga2O3 MOSFET，证明了SiC衬底对于缓解MOSFET自热效应的重要作用。
|
图 2 室温下功率为0.4 W/mm的Ga2O3基MOSFET器件晶格温度分布 Fig. 2 The lattice temperature distribution of Ga2O3 MOSFET with power of 0.4 W/mm at room temperature |
|
图 3 室温下功率为0.4 W/mm的Ga2O3基MOSFET器件电场分布 Fig. 3 Electric field distribution of Ga2O3 MOSFET with power of 0.4 W/mm at room tempetature |
为了进一步对比GaOSiC和同质Ga2O3 MOSFET的热稳定性，本节对其开关特性进行对比研究。图4显示了同质Ga2O3 MOSFET和GaOSiC MOSFET的转移特性曲线。以器件的漏极电流达到1 mA/mm时的栅极电压作为器件的开启电压，所得结果如图5所示。同质Ga2O3 MOSFET、GaOSiC MOSFET的阈值电压都随着温度的升高而发生负偏移。这主要是由于随着温度的增加，β-Ga2O3沟道中的电子浓度上升，因此需要在栅极处增加更大的负电压来形成足够的表面电荷，以此来实现对沟道处的耗尽[11]。
|
图 4 Vds=10 V时Ga2O3基MOSFET的温度依赖转移特性曲线 Fig. 4 Temperature-dependent transfer curves（Ids-Vgs） of Ga2O3 MOSFET at Vds=10V |
|
图 5 同质Ga2O3 MOSFET和GaOSiC MOSFET的阈值电压随温度的变化 Fig. 5 Temperature-dependent threshold voltage of GaO Bulk MOSFET and GaOSiC MOSFET |
图6（a）展示了器件的亚阈值摆幅随温度的变化，可以看到器件的亚阈值摆幅随温度的升高而升高。GaOSiC MOSFET更低的亚阈值摆幅意味着器件可以在更小的电压范围内便完成开关状态的转换。除此之外，对于增强型器件来说，更低的亚阈值摆幅还能降低器件开启时所需的电压，从而降低损耗[12]。器件开关比随温度的变化如图6（b）所示。可以看到，同质Ga2O3 MOSFET与GaOSiC MOSFET的开关比均随温度的升高而下降，这主要是由于半绝缘衬底漏电而形成的器件关态电流的上升。GaOSiC MOSFET的开关比随温度升高的下降幅度相较于同质Ga2O3 MOSFET更大，这同样可能是由SiC与Ga2O3的禁带宽度的差异导致。
|
图 6 同质Ga2O3 MOSFET和GaOSiC MOSFET的亚阈值摆幅和开关比随温度的变化 Fig. 6 Temperature-dependent subthreshold swing and on-off ratio of GaO Bulk MOSFET and GaOSiC MOSFET |
除了转移特性曲线之外，输出特性曲线也是衡量MOSFET性能的重要特性。同质Ga2O3 MOSFET和GaOSiC MOSFET在不同温度下的输出特性曲线如图7（a）（b）所示。由于自热效应的影响，器件在进入饱和区后电流密度不再呈现出饱和，而是随着漏极电压的升高而下降。在环境温度、栅极电压和漏极电压相同的情况下，GaOSiC MOSFET的漏极电流明显高于同质Ga2O3 MOSFET。这是由于高导热衬底SiC的引入很好的抑制了器件的自热效应，体现了异质集成的巨大优势。
|
图 7 Vgs=−2 V时同质Ga2O3 MOSFET与GaOSiC MOSFET的温度依赖输出特性曲线 Fig. 7 Temperature-dependent output curves （Ids-Vds） of GaO Bulk MOSFET and GaOSiC MOSFET at Vgs=−2V |
比导通电阻是衡量MOSFET沟道导电性能的重要指标。图8展示了通过微分法从输出特性曲线图中得到的同质Ga2O3 MOSFET和GaOSiC MOSFET的比导通电阻值。比导通电阻Ron,sp可表示为：
|
图 8 Vgs=-2 V时同质Ga2O3 MOSFET，和GaOSiC MOSFET的比导通电阻随温度的变化 Fig. 8 Temperature-dependent specific on-resistance of GaO Bulk MOSFET and GaOSiC MOSFET at Vgs=-2 V |
| $ \qquad R_{\mathrm{on,sp}}=\dfrac{1}{C_{\mathrm{ox}}\mu_nZ^2\left(V_{\mathrm{gs}}-V_{\mathrm{th}}\right)} $ | (1) |
式中：Cox为氧化层电容；μn为电子迁移率；Z为沟道宽度；Vgs为栅极电压；Vth为阈值电压。
可以看到，随着温度的升高，器件的比导通电阻值增加，这主要是由于电子迁移率随着温度的上升而下降。除此以外，通过将同质Ga2O3 MOSFET和GaOSiC MOSFET的比导通电阻值进行对比，可以发现GaOSiC MOSFET的比导通电阻值低于同质Ga2O3 MOSFET的比导通电阻值，这主要是由GaOSiC MOSFET更低的阈值电压导致的。
2.4 击穿特性图9展示了在不同温度下同质Ga2O3 MOSFET和GaOSiC MOSFET的击穿电压。可以看到，同质Ga2O3 MOSFET和GaOSiC MOSFET的击穿电压几乎相等，这说明SiC高导热衬底的引入对器件的击穿电压几乎没有影响。除此以外，同质Ga2O3 MOSFET和GaOSiC MOSFET的击穿电压均随着温度的上升而上升。根据器件的源极与漏极之间的距离为5 μm，计算得到同质Ga2O3 MOSFET和GaOSiC MOSFET的平均击穿场强约为1.26 MV/cm至1.32 MV/cm，与之前Ga2O3 MOSFET的报道值基本为同一量级[13]。
|
图 9 同质Ga2O3 MOSFET和GaOSiC MOSFET的击穿电压随温度的变化 Fig. 9 Temperature-dependent breakdown voltage of GaO Bulk MOSFET and GaOSiC MOSFET |
通过异质集成和减薄技术来改善Ga2O3功率器件的散热问题，实践起来成本较高且困难，因此通过仿真对散热问题的解决方案进行可行性评估，可以为散热结构的优化提供一定的参考依据。由于COMSOL有限元分析方法对温度的仿真更精确，因此，本节通过在COMSOL仿真软件中构建MOSFET几何模型，分析了几种散热方案对器件散热的影响。
以通过在Ga2O3和SiC表面生长氮化硅介质层进行间接键合形成SiNx/SiO2/SiNx界面为例，利用COMSOL建立的Ga2O3 MOSFET器件模型如图10所示，在实际的器件制备过程中，有源层和衬底之间会存在一层或者多层中间层SiNx/SiO2。在第2节温度响应的仿真中，为了将问题简化，忽略了中间层的厚度以及界面问题。图11（a）是GaOSiC器件最大温升随SiO2层厚度的变化，可以看到随着SiO2层的厚度的减小，最大温升会有一定程度的降低。这是因为SiO2中间层的消除不但缩小了热源向高导热衬底传热的距离，而且避免了两处SiO2/SiNx界面的存在。图11（b）是GaOSiC器件分别在有无SiO2中间层的情况下最大温升随SiNx层厚度的变化。无论是否存在SiO2中间层，随着SiNx层厚度的减小，最大温升均会产生一定程度的降低。而通过消除SiO2并尽可能减薄SiNx（减薄至6 nm），可以将最大温升从150 K降低至134 K，大约可以产生16 K（～11%）的温度变化。以上结果均说明通过优化工艺来削减中间层可以改善器件的散热性能。
|
图 10 MOSFET仿真结构示意图（考虑中间层） Fig. 10 Schematic diagram of MOSFET simulation structure （considering the intermediate layer） |
|
图 11 GaOSiC器件最大温升随中间层厚度的变化图 Fig. 11 Variation of maximum temperature rise of GaOSiC devices with intermediate adhesion layer thickness |
Yuan等[14]通过热建模证明，在器件顶部使用高面内热导率（400 W/mK）薄膜来快速提取热量并将热量传递到源极和漏极金属，可以使沟道最大温度降低26%。钝化层作为一种位于器件顶部的薄膜，和器件的产热区域比较靠近，如果选用热导率比较高的材料，将可能产生一定的散热效果。图12展示了GaOSiC器件最大温升随AlN钝化层厚度的变化，可以看到钝化层在较小的厚度范围之内，其厚度的增大可以使最大温升有较小幅度的降低。而且随着厚度的进一步增大，对最大温升的降低作用变得更小。厚度达到微米量级之后温升就几乎不再降低。
|
图 12 GaOSiC器件最大温升随AlN钝化层厚度的变化 Fig. 12 Variation of maximum temperature rise of GaOSiC MOSFETwith AlN passivation layer thickness |
此外，仿真对比了对不同衬底器件的散热性能。图13为三种代表性的器件在界面热阻相同的条件下（TBR = 10 K·m2/GW）[15]最大温升随功率P的变化，集成了高导热衬底的异质器件相比于同质Ga2O3器件，在一定功率密度下的温升有明显的下降。在3 W/mm的功率密度下，仿真所得到的同质Ga2O3器件的最大温升高达334 K，而GaOSiC异质器件的最大温升低至24.80 K，而金刚石衬底上Ga2O3（GaO-on-Diamond）异质器件仅为3.99 K，具有非常好的散热效果。
|
图 13 不同衬底上的器件最大温升随功率的变化（TBR = 10 K·m2/GW） Fig. 13 Variation of maximum temperature rise of devices on different substrates at different power（TBR = 10 K·m2/GW） |
本文通过Sentaurus TCAD仿真了以同质Ga2O3为衬底和以异质SiC材料衬底的Ga2O3 MOSFET的温度依赖的电学特性。GaOSiC MOSFET展现出了比同质Ga2O3 MOSFET更优异的散热性能。随着温度的上升，GaOSiC MOSFET与同质Ga2O3 MOSFET的阈值电压由于沟道载流子的上升而下降，开关比由于衬底绝缘性能的退化而下降。同时比导通电阻由于电子迁移率的变化随着温度升高而增加。除此以外，GaOSiC MOSFET与同质Ga2O3 MOSFET的击穿电压均随着温度升高而升高，说明其击穿机制为雪崩击穿。同时，在COMSOL 仿真软件中模拟了GaOSiC MOSFET在不同条件下的温度分布，通过比较他们的最高温升，分析了中间层、钝化层和衬底种类对器件散热的影响，随着中间层SiO2/SiNx与钝化层AlN厚度的增大，器件最大温升均产生了不同程度的降低，集成更高导热衬底的异质器件相比于同质Ga2O3器件，其温升也有更为明显的下降，这为器件级冷却策略提供了一定的依据。
| [1] |
HE Q M, MU W X, DONG H, et al. Schottky barrier diode based on β-Ga2O3 (100) single crystal substrate and its temperature-dependent electrical characteristics[J]. Applied Physics Letters, 2017, 110(9): 093503. DOI:10.1063/1.4977766 |
| [2] |
KIM T, PARK S I, SONG C, et al. Fundamental conduction cooling limits for sub-1 µm Ga2O3 devices integrated with diamond[J]. International Journal of Heat and Mass Transfer, 2022, 191: 122864. DOI:10.1016/j.ijheatmasstransfer.2022.122864 |
| [3] |
SI M W, YANG L M, ZHOU H, et al. β-Ga2O3 nanomembrane negative capacitance field-effect transistors with steep subthreshold slope for wide band gap logic applications[J]. ACS Omega, 2017, 2(10): 7136-7140. DOI:10.1021/acsomega.7b01289 |
| [4] |
SONG Y W, SHOEMAKER D, LEACH J H, et al. Ga2O3-on-SiC composite wafer for thermal management of ultrawide bandgap electronics[J]. ACS Applied Materials & Interfaces, 2021, 13(34): 40817-40829. |
| [5] |
XU W H, YOU T G, WANG Y B, et al. Efficient thermal dissipation in wafer-scale heterogeneous integration of single-crystalline β-Ga2O3 thin film on SiC[J]. Fundamental Research, 2021, 1(6): 691-696. DOI:10.1016/j.fmre.2021.11.003 |
| [6] |
INGEBRIGTSEN M E, VARLEY J B, KUZNETSOV A Y, et al. Iron and intrinsic deep level states in Ga2O3[J]. Applied Physics Letters, 2018, 112(4): 042104. DOI:10.1063/1.5020134 |
| [7] |
ACHTZIGER N, WITTHUHN W. Band gap states of Ti, V, and Cr in 4H-silicon carbide[J]. Applied Physics Letters, 1997, 71(1): 110-112. DOI:10.1063/1.119485 |
| [8] |
BOTELER L, LELIS A, BERMAN M, et al. Thermal conductivity of power semiconductors-when does it matter?[C]//2019 IEEE 7th Workshop on Wide Bandgap Power Devices and Applications (WiPDA). Raleigh: IEEE, 2019: 265–271.
|
| [9] |
WONG M H, MORIKAWA Y, SASAKI K, et al. Characterization of channel temperature in Ga2O3 metal-oxide-semiconductor field-effect transistors by electrical measurements and thermal modeling[J]. Applied Physics Letters, 2016, 109(19): 193503. DOI:10.1063/1.4966999 |
| [10] |
贾晓乐. β-Ga2O3器件自热效应研究及其优化[D]. 西安: 西安电子科技大学, 2020, doi: 10.27389/d.cnki.gxadu.2020.003137. 贾晓乐. β-Ga2O3器件自热效应研究及其优化[D]. 西安: 西安电子科技大学, 2020, doi: 10.27389/d.cnki.gxadu.2020.003137. |
| [11] |
POLYAKOV A Y, SMIRNOV N B, SHCHEMEROV I V, et al. Defect states determining dynamic trapping-detrapping in β-Ga2O3 field-effect transistors[J]. ECS Journal of Solid State Science and Technology, 2019, 8(7): Q3013-Q3018. DOI:10.1149/2.0031907jss |
| [12] |
MUKHOPADHYAY B, BISWAS A, BASU P K, et al. Modelling of threshold voltage and subthreshold slope of strained-Si MOSFETs including quantum effects[J]. Semiconductor Science and Technology, 2008, 23(9): 095017. DOI:10.1088/0268-1242/23/9/095017 |
| [13] |
GREEN A J, CHABAK K D, HELLER E R, et al. 3.8-MV/cm breakdown strength of MOVPE-grown Sn-doped β-Ga2O3 MOSFETs[J]. IEEE Electron Device Letters, 2016, 37(7): 902-905. DOI:10.1109/LED.2016.2568139 |
| [14] |
YUAN C, ZHANG Y W, MONTGOMERY R, et al. Modeling and analysis for thermal management in gallium oxide field-effect transistors[J]. Journal of Applied Physics, 2020, 127(15): 154502. DOI:10.1063/1.5141332 |
| [15] |
CHENG Z, WHEELER V D, BAI T Y, et al. Integration of polycrystalline Ga2O3 on diamond for thermal management[J]. Applied Physics Letters, 2020, 116(6): 062105. DOI:10.1063/1.5125637 |